DDR3 Interface IP是紫光同創FPGA產品中用於實現對DDR3 SDRAM讀寫而設計的接口IP
，通過公司 Pango Design Suite開發套件中IP Compiler工具例化生成IP模塊。
DDR3 Interface是按照JESD79-3E標準設計的IP
。支持如下功能
：
Ø 支持DDR3的最高數據速率達到1066Mbps
Ø 支持MC與PHY的頻率比是1:4
；
Ø 支持的數據位寬是16/32/48
；
Ø Burst Length 8和單rank
；
Ø 支持可配低功耗模式
，self-refresh和power down
；
Ø 用戶配置接口采用APB接口
；
Ø 僅支持X8和X16配置的DDR3顆粒
；
Ø PHY可以單獨使用
；
